·(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

# 特開平9-223705

(43)公開日 平成9年(1997)8月26日

(51) Int.Cl.<sup>6</sup>

識別記号

**庁内整理番号** 

FI H01L 21/52 技術表示箇所

Α

H01L 21/52

審査請求 未請求 請求項の数26 OL (全 12 頁)

(21)出願番号

(22)出顧日

特顏平8-27573

平成8年(1996)2月15日

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 塚田 敏郎

東京都小平市上水本町 5 丁目20番 1 号 株

式会社日立製作所半導体事業部内

(72)発明者 福田 惠子

東京都小平市上水本町5丁目20番1号 株

式会社日立製作所半導体事業部内

(72) 発明者 前田 敏

東京都小平市上水本町5丁目20番1号 株

式会社日立製作所半導体事業部内

(74)代理人 弁理士 小川 勝男

最終頁に続く

## (54) [発明の名称] 半導体装置


## (57)【要約】

[課題] アナログ/デジタル混載型の半導体集積回路の 電気的信頼性を向上させる。

【解決手段】集積回路はチップ支持部2aとこのチップ支持部2a上に搭載された半導体基板(チップ)1とを具備し、半導体基板1の主面の第一の領域にはデジタル部5が形成され、第一の領域と異なる半導体基板の主面の第二の領域にはアナログ部4が形成され、チップ支持部2aと半導体基板1とは第二の領域の下部において電気的に接続され、第一の領域の下部においては電気的に接続されていない。

【効果】アナログ部5とデジタル部4のそれぞれの下部2b,2aは金属製のチップ支持部を介して電気的に相互に接続されないため、デジタル部5で発生した雑音が導電体チップ支持部を介してアナログ部4に伝達する経路を遮断でき、アナログ部5への雑音の影響が低減できる。

図2



## 【特許請求の範囲】

【請求項 1 】導電層からなる半導体基板支持部と、 上記半導体基板支持部上に搭載された半導体基板とを具 備してなり、

上記半導体基板の主面の第一領域にはデジタルモジュールが形成され、

上記第一領域と異なる上記半導体基板の主面の第二領域 にはアナログモジュールが形成され、

上記半導体基板支持部と上記半導体基板とは上記第二領域の下部において電気的に接続され、上記第一領域の下部において上記半導体基板支持部と上記半導体基板とは電気的に接続されていないことを特徴とする半導体装置。

【請求項2】上記半導体基板支持部に接地電位が供給されることを特徴とする請求項1に記載の半導体装置。

【請求項3】上記第一領域の下部において、上記半導体基板支持部と上記半導体基板との間に、絶縁層が形成されていることを特徴とする請求項1あるいは請求項2に記載の半導体装置。

【請求項4】上記第一領域の下部において、上記半導体 20 基板支持部と上記半導体基板とは、互いに離隔されてい ることを特徴とする請求項1あるいは請求項2に記載の 半導体装置。

【請求項5】上記半導体基板は単結晶シリコン基板からなり、上記導電層からなる半導体基板支持部のシート抵抗は上記単結晶シリコン基板のシート抵抗より低いことを特徴とする請求項1あるいは請求項2に記載の半導体装置。

【請求項6】上記半導体基板支持部と上記半導体基板と は導電性接着剤により接着されていることを特徴とする 請求項1あるいは請求項2に記載の半導体装置。

【請求項7】導電層からなる半導体基板支持部と、

上記半導体基板支持部上に搭載された半導体基板とを具備してなり、

上記半導体基板の主面の第一領域にはデジタルモジュールが形成され、

上記第一領域と異なる上記半導体基板の主面の第二領域 にはアナログモジュールが形成され、

上記第二領域の下部に半導体基板支持部を設け、上記半 導体基板支持部と上記半導体基板とは第二領域の下部に 40 おいて電気的に接続され、上記第一領域の下部において 上記半導体基板支持部と上記半導体基板とは電気的に接 続されていないことを特徴とする半導体装置。

【請求項8】上記半導体基板支持部に接地電位が供給されることを特徴とする請求項7に記載の半導体装置。

【請求項9】上記半導体基板は単結晶シリコン基板からなり、上記導電層からなる半導体基板支持部のシート抵抗は上記単結晶シリコン基板のシート抵抗より低いことを特徴とする請求項7あるいは請求項8に記載の半導体装置。

【請求項10】上記半導体基板支持部と上記半導体基板とは導電性接着剤により接着されていることを特徴とする請求項7あるいは請求項8に記載の半導体装置。

[請求項11] 導電層からなる半導体基板支持部と、

上記半導体基板支持部上に搭載された半導体基板とを具備してなり、

上記半導体基板の主面の第一領域にはデジタルモジュー ルが形成され、

上記第一領域と異なる上記半導体基板の主面の第二領域 10 にはアナログモジュールが形成され、

上記第一および二領域の下部に第一および第二の半導体 基板支持部をそれぞれ設けることにより上記第一および 第二の半導体基板支持部と上記半導体基板の第一および 第二領域の下部とをそれぞれ電気的に接続せしめ、上記 第一および第二の半導体基板支持部は互いに分離されて いることを特徴とする半導体装置。

【請求項12】上記半導体基板支持部に接地電位が供給 されることを特徴とする請求項11に記載の半導体装 置。

【請求項13】導電層からなる半導体基板支持部と、 上記半導体基板支持部上に搭載された半導体基板とを具 備してなり、

上記半導体基板の主面の第一領域には入出力部モジュールが形成され、

上記第一領域と異なる上記半導体基板の主面の第二領域 にはアナログモジュールまたはデジタルモジュールが形 成され、

上記半導体基板支持部と上記半導体基板とは上記第一領域の下部において電気的に接続され、上記第二領域の下部において上記半導体基板支持部と上記半導体基板とは電気的に接続されていないことを特徴とする半導体装置。

【請求項14】上記半導体基板は単結晶シリコン基板からなり、上記導電層からなる上記第一および第二の半導体基板支持部のシート抵抗は上記単結晶シリコン基板のシート抵抗より低いことを特徴とする請求項13に記載の半導体装置。

【請求項15】上記第一および第二の半導体基板支持部と上記半導体基板とは導電性接着剤により接着されていることを特徴とする請求項13に記載の半導体装置。

【請求項 1 6 】導電層からなる半導体基板支持部と、 上記半導体基板支持部上に搭載された半導体基板とを具 備してなり、

上記半導体基板の主面の第一領域には入出力部モジュールが形成され、

上記第一領域と異なる上記半導体基板の主面の第二領域 にはアナログモジュールまたはデジタルモジュールが形成され、

上記第一領域の下部に半導体基板支持部を設け、上記半 50 導体基板支持部と上記半導体基板とは第一領域の下部に

2

おいて電気的に接続され、上記第二領域の下部において 上記半導体基板支持部と上記半導体基板とは電気的に接 続されていないことを特徴とする半導体装置。

【請求項17】上記半導体基板は単結晶シリコン基板か らなり、上記導電層からなる上記第一および第二の半導 体基板支持部のシート抵抗は上記単結晶シリコン基板の シート抵抗より低いことを特徴とする請求項16に記載 の半導体装置。

【請求項18】上記半導体基板支持部と上記半導体基板 とは導電性接着剤により接着されていることを特徴とす 10 る請求項16に記載の半導体装置。

【請求項19】導電層からなる半導体基板支持部と、 上記半導体基板支持部上に搭載された半導体基板とを具 備してなり、

上記半導体基板の主面の第一領域には入出力部モジュー ルが形成され、

上記第一領域と異なる上記半導体基板の主面の第二領域 にはアナログモジュールまたはデジタルモジュールが形 成され、

上記第一および二領域の下部に第一および第二の半導体 20 基板支持部をそれぞれ設けることにより上記第一および 第二の半導体基板支持部と上記半導体基板の第一および 第二領域の下部とをそれぞれ電気的に接続せしめ、上記 第一および第二の半導体基板支持部は互いに分離されて いることを特徴とする半導体装置。

【請求項20】導電層からなる半導体基板支持部と、 上記半導体基板支持部上に搭載された半導体基板とを具 備してなり、

上記半導体基板の主面の第一領域にはデジタルモジュー ルが形成され、

上記第一領域と異なる上記半導体基板の主面の第二領域 にはメモリモジュールが形成され、

上記半導体基板支持部と上記半導体基板とは上記第二領 域の下部において電気的に接続され、上記第一領域の下 部において上記半導体基板支持部と上記半導体基板とは 電気的に接続されていないことを有することを特徴とす る半導体装置。

【請求項21】上記半導体基板は単結晶シリコン基板か らなり、上記導電層からなる半導体基板支持部のシート 抵抗は上記単結晶シリコン基板のシート抵抗より低いと とを特徴とする請求項20に記載の半導体装置。

【請求項22】上記半導体基板支持部と上記半導体基板 とは導電性接着剤により接着されていることを特徴とす る請求項20に記載の半導体装置。

【請求項23】導電層からなる半導体基板支持部と、

上記半導体基板支持部上に搭載された半導体基板とを具 備してなり、

上記半導体基板の主面の第一領域にはデジタルモジュー ルが形成され、

にはメモリモジュールが形成され、

上記第二領域の下部に半導体基板支持部を設け、上記半 導体基板支持部と上記半導体基板とは第二領域の下部に おいて電気的に接続され、上記第一領域の下部において 上記半導体基板支持部と上記半導体基板とは電気的に接 続されていないことを特徴とする半導体装置。

【請求項24】上記半導体基板は単結晶シリコン基板か らなり、上記導電層からなる半導体基板支持部のシート 抵抗は上記単結晶シリコン基板のシート抵抗より低いこ とを特徴とする請求項23 に記載の半導体装置。

【請求項25】上記半導体基板支持部と上記半導体基板 とは導電性接着剤により接着されていることを特徴とす る請求項23に記載の半導体装置。

【請求項26】導電層からなる半導体基板支持部と、 上記半導体基板支持部上に搭載された半導体基板とを具 備してなり、

上記半導体基板の主面の第一領域にはデジタルモジュー ルが形成され、

上記第一領域と異なる上記半導体基板の主面の第二領域 にはメモリモジュールが形成され、

上記第一および二領域の下部に第一および第二の半導体 基板支持部をそれぞれ設けることにより上記第一および 第二の半導体基板支持部と上記半導体基板の第一および 第二領域の下部とをそれぞれ電気的に接続せしめ、上記 第一および第二の半導体基板支持部は互いに分離されて いることを特徴とする半導体装置。

## 【発明の詳細な説明】

[0001]

30

【発明の属する技術分野】本発明は、半導体装置に関 し、例えば、アナログモジュール(アナログ回路)とデ ジタルモジュール(デジタル回路)を同一半導体チップ 上に集積して成るアナログ/デジタル混載型の如き多機 能混載型半導体集積回路装置に適用して有効な技術に関 する。

#### [0002]

【従来の技術】近年、移動体無線やビデオカメラの小型 化が要求されており、それに内蔵される電子部品として の半導体装置の小型化の要求が大きくなっている。それ に伴い、アナログーデジタル変換器(Analog to Digita 1 Converter:以下、ADCという)やアンプ等のアナログ モジュールと、マイコンやメモリ等のデジタルモジュー ルが同一半導体チップ上に搭載されたアナログ/デジタ ル混載型半導体集積回路の需要が拡大してきている。さ らに、最近では上記アナログ/デジタル混載型半導体集 積回路のアナログモジュールの髙精度化が要求されてい る。そのため、上記アナログ/デジタル混載型半導体集 **積回路装置の内部において、デジタルモジュールで発生** する雑音(例えば、デジタルクロックの立上り、あるい は、立ち下がり時に発生する過渡電流による雑音)に起 上記第一領域と異なる上記半導体基板の主面の第二領域 50 因するアナログモジュールの性能劣化が大きな問題とな

り、その解決が必要とされている。上記アナログ/デジタル混載型半導体集積回路装置に関しては、例えば、特開昭58-70565号、特開昭59-193046号、特開平2-271567号に記載されている。上記特開昭58-70565号と特開昭59-193046号には、デジタル回路部で発生した雑音がアナログ回路部に混入して、アナログ回路が誤動作することを防止するために、デジタル回路とアナログ回路の電源配線を独立して設ける旨が記載されている。また、上記特開平2-271567号には、SOI(Silicon On Insulator) 積造の基板及び上記SOI構造の基板の絶縁層に達する分離溝を用いて、デジタル回路部とアナログ回路部を絶縁分離する技術が記載されている。

### [0003]

【発明が解決しようとする課題】本発明が上記アナログ / デジタル混載型半導体集積回路の電気的信頼性を検討 した結果を以下に述べる。上記従来技術のアナログ/デ ジタル混載型半導体集積回路においては、半導体チップ 表面に形成された電源配線、接地(GND)配線は、ア ナログ回路とデジタル回路で各々独立して形成されてお り、電源配線、接地(GND)配線から直接雑音が相互 に影響することは少ない。また、プリント配線基板等の 実装基板上に封止体(LSIバッケージ)が実装された 状態では、アナログ回路とデジテル回路の各接地(GN D) 配線は、封止体 (LSIパッケージ) 外部において 上記実装基板上で共通の接地(GND)配線に接続され るが、実装基板状の共通の接地(GND)配線は、半導 体チップ上に形成された接地(GND)配線よりも非常 に低インピーダンスであるので雑音の影響は小さい。し かしながら、上記従来技術では、半導体チップ内部を伝 わる雑音、さらには、半導体チップを搭載する金属製の リードフレームを伝わる雑音、さらには、半導体チップ を搭載する金属性のリードフレームを伝わる雑音に関し ては考慮されていなく、雑音の低減、防止には不十分で ある。

は、金属製のリードフレーム上に搭載され、銀ペースト等の導電性材料3によって、リードフレームのチップ支持部(ダイパッド)2に接続される。尚、リードフレームのリード部、樹脂等の封止材料は説明の便宜上省略する。アナログモジュール4とデジタルモジュール5を半導体チップ1上に混載した場合、半導体チップ1が搭載されたチップ支持部(ダイパッド)2は、全面が非常に低い抵抗の導電体であるため、デジタルモジュール5で発生した雑音は、チップ支持部(ダイパッド)2は、全面が非常に低い抵抗の導電体であるため、デジタルモジュール5で発生した雑音は、チップ支持部(ダイパッド)2を介する経路でアナログモジュール4へ容易に伝達され、アナログモジュール4の性能劣化、誤動作を引き起こすと言う問題が本発明者の検討により明らかになった。すなわち、図1に示す寸法のシリコンからなる半導体チップ(シリコン基板)1を考えた場合、シリコン基板1の各のMH2の場合、絶縁膜のインピーダンスZ(コノ2πfC)を試算すると、雑音の周波数が10のMH2の場合、絶縁膜のインピーダンスZ(コノ2πfC)を試算すると、雑音の周波数が10のMH2の場合、絶縁膜のインピーダンスは10 Q以下

抵抗Rを試算すると、シリコン基板1の縦方向の抵抗 は、デジタルモジュール5の下部で約50、アナログモ ジュール4の下部で約100であり、一方、シリコン基 板1の横方向の抵抗は、デジタルモジュール部5で約1 00Ω、アナログモジュール4とデジタルモジュール5 の間で約500である。以上の試算値をもとに、デジタ ルモジュール5で発生した雑音がシリコン基板1を介し てアナログモジュール4へ伝搬する経路を考慮すると、 シリコン基板内部を横方向に伝わる経路6の抵抗は約1 65Ωである。これに対して、デジタルモジュール5で 発生した雑音が縦方向へ伝わり、一旦チップ支持部(ダ イパッド) 2に到達してから、このチップ支持部(ダイ パッド) 2を伝搬し、アナログモジュール4の下部より 再びシリコン基板1中に進入して縦方向にアナログモジ ュールに伝わる経路7の全抵抗は、金属製のチップ支持 部 (ダイパッド) 2の抵抗がシリコン基板 1の抵抗に比 べて十分に小さいので、約150となる。 これは、経路 6の抵抗の1/10以下である。従って図1の半導体チ ップにおいては、デジタルモジュールで発生した雑音 は、シリコン基板の内部を伝わるよりも、金属製のチッ プ支持部 (ダイパッド) 2を伝わるものが大部分を占め る。金属製のチップ支持部(ダイバッド)2が半導体チ ップの下部全面にある封止体(LSIパッケージ)構造 では、デジタルモジュールで発生した雑音がアナログモ ジュールに影響を及ぼすことを十分に防止することはで きない。さらに、金属製のチップ支持部(ダイバッド) が封止体 (LSIパッケージ) 内において、電気的にフ ローティング状態で封止されている場合には、デジタル モジュールからチップ支持部(ダイバッド)に伝わった 雑音は、シリコン基板の表面に戻っていく確率が高く、 アナログ/デジタル混載型半導体集積回路の電気的信頼 性がさらに低下するという問題がある。また、エピタキ シャル層を用いた半導体チップにおいては、図1のシリ コン基板 1 に相当する、エピタキシャル層の厚さが薄い ため、横方向に対して縦方向の抵抗は更に小さくなる。 また、通常エピタキシャル層の底面は低抵抗の不純物半 導体に接しており、これが図1のシリコン基板1の金属 製のチップ支持部(ダイパッド)2の役割を果してい る。との構造の半導体チップでは、デジタルモジュール で発生した雑音は更にアナログモジュールに伝搬されや すく、アナログ*/デ*ジタル混載型半導体集積回路装置の 信頼性が低下するという問題がある。SOI構造基板は 絶縁膜での分離するために、低周波信号の結合防止には 有効である。しかし、デジタルモジュールの発生する比 較的髙周波の雑音に対しては薄い絶縁膜では容量結合に より雑音を十分に遮断できないという問題がある。例え ば、半導体ウェーハブロセスで用いられるシリコン酸化 膜の厚さを1μπとして、絶縁膜のインピーダンスΖ (=1/2πfC)を試算すると、雑音の周波数が10

となり、髙周波的には十分な絶縁ができない。また、S O I 構造基板は絶縁膜形成のために特殊なプロセスを必 要とする等、経済的に不利である。さらに、SOI構造 基板は、その構造上、基板の裏面側から、接地電位(G ND) を供給することができないので、雑音の吸収効率 の点で不利であり、また精度的に厳しいアナログモジュ ールの基板電位の安定化においても不利である。このた め、SOI構造基板を用いた場合にはアナログ/デジタ ル混載型半導体集積回路装置の電気的信頼性が低下する という問題がある。

## [0005]

【課題を解決するための手段】アナログ/デジタル混載 型半導体集積回路装置の電気的信頼性を向上させるた め、本発明においては以下のうちいずれかの手段を採用 することができる。まず、アナログ/デジタル混載型半 導体集積回路を含む半導体装置はチップ支持部(ダイバ ッド) とチップ支持部上に搭載された半導体基板(半導 体チップ)とを具備してなり、半導体基板の主面の第一 の領域にはデジタルモジュールが形成され、第一の領域 と異なる上記半導体基板の主面の第二の領域にはアナロ 20 グモジュールが形成され、上記チップ支持部と上記半導 体基板とは上記第二の領域の下部において電気的に接続 され、上記第一の領域の下部において上記チップ支持部 と上記半導体基板とは電気的に接続されていない。この ために、例えば上記第一の領域の下部において、上記チ ップ支持部と上記半導体基板との間に、絶縁層が形成さ れる。また、アナログ/デジタル混載型半導体集積回路 を含む半導体装置はチップ支持部(ダイパッド)とチッ プ支持部上に搭載された半導体基板(半導体チップ)と を具備してなり、半導体基板の主面の第一の領域にはデ ジタルモジュールが形成され、第一の領域と異なる上記 半導体基板の主面の第二の領域にはアナログモジュール が形成され、上記第二の領域の下部に上記チップ支持部 を設け、上記チップ支持部と上記半導体基板とは上記第 二の領域の下部において電気的に接続され、上記第一の 領域の下部に上記チップ支持部は設けられず、上記チッ プ支持部と上記半導体基板とは上記第一の領域の下部に おいては電気的に接続されていないものである。さら に、アナログ/デジタル混載型半導体集積回路を含む半 導体装置はチップ支持部(ダイバッド)とチップ支持部 40 上に搭載された半導体基板(半導体チップ)とを具備し てなり、半導体基板の主面の第一の領域にはデジタルモ ジュールが形成され、第一の領域と異なる上記半導体基 板の主面の第二の領域にはアナログモジュールが形成さ れ、上記半導体基板の第一、第二の領域の下部には独立 した第一、第二のチップ支持部を形成し、それぞれ第 一、第二の領域の下部に電気的に接続する。上記第一、 第二のチップ支持部自身は互いに電気的に絶縁される。 【0006】上述した手段のうちいずれによっても、半

それぞれの下部は金属製のチップ支持部を介して電気的 に相互に接続されることがないため、デジタルモジュー ルで発生した雑音が導電体であるチップ支持部を介し て、アナログモジュールに伝達する経路を遮断できる。 従って、アナログモジュールへの雑音の影響が低減でき る。また、アナログモジュールの下部をチップ支持部を 介して単独に接地(GND)できるため、アナログモジ ュールの基板電位の安定化が図れる。これにより、アナ ログ/デジタル混載型半導体集積回路装置を含む半導体 装置の電気的信頼性を向上できる。また、本発明は、半 導体基板とアナログモジュール下部のチップ支持部との 間に所望の厚さの絶縁層を形成すること、または、チッ プ支持部の一部を削除する、あるいは所望の形に打ち抜 くなどの簡単なプロセスによって実現できるので、アナ ログ/デジタル混載型半導体集積回路装置を含む半導体 装置の電気的信頼性を向上するとともに、低コスト化を 図ることが可能である。

#### [0007]

【発明の実施の形態】以下、本発明の構成について、ア ナログ/デジタル混載型半導体集積回路装置を含む半導 体装置に本発明を適用した実施例により、具体的に説明 する。尚、実施例を説明するための全図において、同一 機能を有するものは同一符号を付け、その繰り返しの説 明は省略する。

[0008] 本発明の第1実施例である半導体装置を図 2、図3、図4に示す。図4は、図2、図3の破線A-Aにおける断面図である。半導体装置100は、QFP (Quad Flat Package)であり、金属リードフレーム2 a, 2b, 8a, 8b, 8cを用いた樹脂封止型パッケ ージである。同図2、4に示すように、アナログモジュ ール4とデジタルモジュール5が同一半導体チップ(半 導体基板) 1上に混載されており、との半導体チップ1 は金属リードフレームの基板支持部(ダイバッドまたは タブ) 2 a, 2 bの上面に搭載されている。半導体チッ プ1と基板支持部(ダイパッドまたはタブ)2a,2b は銀ペースト等の導電性接着剤3により固定されてい る。上記半導体チップ1には、例えば、単結晶シリコン 基板が用いられ、上記金属リードフレームには、鉄ーニ ッケル合金(42アロイ)が用いられる。また、半導体 チップ1周囲上には、電源供給または外部装置と電気信 号の入出力を行なうための複数の外部端子(ボンディン グバッド) 9が形成され、この外部端子9と金属リード フレームのリード部8aが金(Au)等の複数の金属ワ イヤ10により電気的に接続されている。上記金属リー ドフレーム上に半導体チップ1が搭載された構造体は、 エポキシ系樹脂11によって封止されている。なお、図 2においては図面を判り易くするため、リード8 a の一 部は、点線により省略し、エポキシ系樹脂11は、その 外形線のみを示す。また、半導体装置100は、図3の 導体基板のアナログモジュールとデジタルモジュールの 50 ようにQFN(Quad Flat Nonleaded Package、または、

Leadless Chip Carrier)であり、メタライズ層2a,2 b. 8a, 8b. 8cを用いた積層セラミック型パッケ ージでもよい。上記リード部8aの内、アナログモジュ ール4に半導体チップ1の表面側から接地電位を供給す るためのリードは、AGNDで示され、デジタルモジュ ール5に半導体チップ1の表面側から接地電位を供給す るためのリードは、DGNDで示されている。さらに、 基板支持部2a,2bの角部において一体形成されたり ード部8b,8cは、半導体チップ1の裏面から接地電 位を供給するためのリードであり、支持基板GND,支 10 持基板AGNDで示されている。上記AGND, DGN D. 支持基板AGND, 支持基板GNDは、半導体装置 100の外部の図示しない実装基板の共通接地配線(実 装基板GND)に接続される。この共通接地配線は、半 導体チップ 1 上に通常のフォトリソグラフィおよびエッ チング技術によって形成される接地配線よりも十分に広 い面積で形成された低インビーダンスの配線であるの で、上記AGND、DGNDに共通に接続されている場 合にも、デジタルモジュール5において発生する雑音の アナログモジュール4への影響は小さい。本発明の第1 実施例において特徴的なことは、アナログモジュール4 の下部に位置する基板支持部2 b をデジタルモジュール の下部に位置する基板支持部2 a から分離し、電気的に 絶縁状態としたことにある。あるいは、独立した基板支 持部2a,基板支持部2bからなる形状の金属リードフ レームを用いて、アナログモシュール4の下部を基板支 持部2 b に、デジタルモジュールの下部を基板支持部2 aに電気的にそれぞれ接続したことにある。上記本発明 の第1実施例の構成によれば、アナログモジュール4の 下部の基板支持部2bとデジタルモジュールの下部の基 板支持部2aが別々であるため、図1に示した金属リー ドフレームを介してデジタルモジュールからアナログモ ジュールに雑音が進入する経路7を遮断することができ る。即ち、デジタルモジュールから発生する雑音は金属 リードプレームを介する経路において、アナログモジュ ールへの伝達が遮断され、アナログモジュールはこの雑 音の影響を受けない。さらに、アナログモジュール4の 下部を電気的に接続した、金属リードフレームの基板支 持部2bをリード部8cによって、低インピーダンスの 実装基板の共通接地配線(実装基板GND)に接続する ことにより、半導体チップ1のアナログモジュール4の 領域の基板電位の安定化が図れる。さらに、デジタルモ ジュール5から発生する雑音は、基板支持部 2 a および リード8 bを介して半導体装置100の外部の実装基板 の共通接地配線に逃がすことが可能となる。従って、ア ナログ/デジタル混載型半導体集積回路装置を含む半導 体装置の電気的特性を向上することができる。さらに、 本発明の構成は、金属リードフレームの形状を一部変え ることによって達成できるので、低コスト化に有利であ る。次に、上述した半導体チップ1の具体的な構成につ

いて、図5を用いて説明する。同図に示すように、単結 晶シリコンからなる半導体チップ1の主面上に、アナロ グモジュール4 とデジタルモジュール5がそれぞれ異な る領域に形成されている。アナログモジュール4は、ア ナログ/デジタル変換器(Analog to DigitalConverter) ADCを含む。上記アナログ/デジタル変換器ADC は、クロックタイミングでデータをサンプルリングす る。また、仕様により、アナログモジュールは、アン プ、デジタル/アナログ変換器(Digital to Analog Con verter)、スイッチドキャパシタ等が搭載されることも ある。一方、デジタルモジュール5は、リード・オンリ ・メモリ(Read Only Memory)ROM、ランダム・アクセ ス・メモリ(Random Access Memory)RAM、セントラル ・プロセッシング・ユニット(Central Processing Uni t)CPU、タイマおよびシリアル・コミュニケーション ・インタフェース等が搭載されたCPU周辺モジュー ル、ゲートアレイで構成される論理回路を含む。つま り、半導体チップ1は、ASIC (特定用途向けIC) で構成される。またアナログモジュール4用の電源配線 12、接地配線13は、デジタルモジュール5用の電源 配線14、接地配線15と、それぞれ独立して形成され ている。この構成によって、電源配線AVCC/DVC C間および接地配線間AGND/DGND間の電位変動 に基づくアナログモジュール/デジタルモジュール間の 相互干渉を低減している。上記電源配線12,14に は、例えば、3、3Vが供給され、上記接地配線13。 15には、例えば、0 Vが供給される。さらに、半導体 チップ1の表面領域におけるアナログモジュール4への クロストークを低減する目的で、電源配線12、接地配 線13はアナログモジュール/デジタルモジュール間の 領域16にレイアウトしてもよい。

【0009】次に、本発明の第2実施例である半導体装 置を図6、図7、図8および図5を用いて説明する。な お、図7、図8は図6の破線B-Bにおける断面図であ る。本発明の第2実施例の半導体装置200については 上述した半導体装置100と異なる部分のみを説明す る。同図に示すように、金属リードフレームの基板支持 部2については、デジタルモジュールの下部は、図6お よび図7のように除去されて目空きパターン24となっ て半導体チップ1が搭載されているか、または図6およ び図8のように全面的に存在するが、目空きパターン2 4と同じ形状の絶縁フィルム22を介して半導体チップ 1が搭載されている。との絶縁フィルム22には、例え は、厚さが0.1mm以上のプラスチックフィルムが用 いられる。第2実施例の半導体装置200には、図5を 用いて説明した第1の実施例の半導体装置100の場合 と同じ具体的な構成の半導体チップ1が搭載される。上 記本発明の第2実施例の構成によれば、デジタルモジュ ールの下部において、半導体チップ1と基板支持部2と が電気的に接続されていないので、図1に示した金属リ

ードフレームを介してデジタルモジュールからアナログ モジュールに雑音が進入する経路7を遮断することがで きる。即ち、デジタルモジュールから発生する雑音は金 属リードフレームを介する経路において、アナログモジ ュールへの伝達が遮断され、アナログモジュールはこの 雑音の影響を受けない。また、アナログモジュール4の 下部を電気的に接続した、金属リードフレームの基板支 持部2bをリード部8bによって、低インピーダンスの 実装基板の共通接地配線(実装基板GND)に接続する ことにより、半導体チップ 1 のアナログモジュール4 の 領域の基板電位の安定化が図れる。従って、アナログノ デジタル混載型半導体集積回路装置を含む半導体装置の 電気的特性を向上することができる。さらに、本発明の 構成は、金属リードフレームの形状を一部変えることに よって達成でき、または絶縁フィルムを貼り付ける、絶 縁物を付着するという簡単な作業によって達成出来るの で、低コスト化に有利である。

【0010】次に、本発明の第3実施例である半導体装 置を図9、図10を用いて説明する。半導体装置300 は、QFN(Quad Flat Nonleaded Package、または、Le 20 adless Chip Carrier)であり、メタライズ層2a, 2 b, 8a, 8b, 8cを用いた積層セラミック型パッケ ージである。同図に示すようにアナログモジュール4 と デジタルモジュール5が同一半導体チップ(半導体基 板)1上に混載されており、この半導体チップ1はメタ ライズ層2 a. 2 b の基板支持部 (ダイパッドまたはタ ブ) の上面に搭載されている。半導体チップ 1 と基板支 持部(ダイバッドまたはタブ)2a,2bは銀ペースト 等の導電性接着剤3により固定されている。基板支持部 は4分割されており、2つのアナログモジュール4の下 30 部は、それぞれ基板支持部2 b に搭載され、デジタルモ ジュール5の下部は基板支持部2aに搭載されている。 次に、上述した半導体チップ1の具体的な構成は、図1 0 に示すように、単結晶シリコンからなる半導体チップ 1の主面上に、アナログモジュール4とデジタルモジュ ール5がそれぞれ異なる領域に形成されている。 アナロ グモジュール4は、アナログ/デジタル変換器(Analog to Digital Converter) A D C とデジタル/アナログ変 換器(Digital to Analog Converter)DACからなる。 デジタルモジュール5は、リード・オンリ・メモリ(Rea 40 d Only Memory) ROM、ランダム・アクセス・メモリ(R andom Access Memory)RAM、セントラル・プロセッシ ング・ユニット(Central Processing Unit)CPU、C PU周辺モジュール、ゲートアレイで構成される論理回 路を含む。またアナログモジュール4用の電源配線1 2、接地配線13は、デジタルモジュール5用の電源配 線14、接地配線15と、それぞれ独立して形成されて いる。この構成によって、電源配線AVCC/DVCC 間および接地配線間AGND/DGND間の電位変動に 基づくアナログモジュール/デジタルモジュール間の相 50

互干渉を低減している。上記本発明の第3実施例の構成 によれば、半導体チップ1のデジタルモジュールの下部 の基板支持部2aとアナログモジュールの下部の基板支 持部2bが電気的に接続されていないので、図1に示し た金属リードフレームを介してデジタルモジュールから アナログモジュールに雑音が進入する経路7を遮断する ことができる。即ち、デジタルモジュールから発生する 維音は金属リードフレームを介する経路において、アナ ログモジュールへの伝達が遮断され、アナログモジュー ルはこの雑音の影響を受けない。また、アナログモジュ ールであるADCとDACの下部の基板支持部2bはそ れぞれ独立に形成され、電気的に接続されていないの で、各基板支持部2 bをリード部8 cによって、低イン ビーダンスの実装基板の共通接地配線(実装基板GN D) に接続することにより、アナログモジュールのAD CとDACに対して、各領域の基板電位の安定化が独立 に図ることもできる。従って、アナログ/デジタル混載 型半導体集積回路装置を含む半導体装置の電気的特性を 向上することができる。さらに、本発明の構成は、メタ ライズ層のパターンを一部変えることによって達成でき

17

るので、低コスト化に有利である。 [0011]次に、本発明の第4実施例である半導体装 置を図11、図12を用いて説明する。半導体装置40 Oは、QFN(Quad Flat Nonleaded Package、または、 Leadless Chip Carrier)であり、メタライズ層2a, 2 d, 2e, 8a, 8b, 8dを用いた積層セラミック型 バッケージである。同図に示すように、半導体チップ 1 を搭載する基板支持部(ダイバッドまたはタブ)は、メ タライズ層2a, 2d, 2eから形成され、5つの独立 した基板支持部から構成される。半導体装置400の半 導体チップ1の具体的な構成は、図12に示すように、 単結晶シリコンからなる半導体チップ1の主面上に、ア ナログモジュール4、デジタルモジュール5、入出力部 モジュール5a (I/Oモジュール) がそれぞれ異なる 領域に形成されている。アナログモジュール4は、アナ ログノデジタル変換器(Analog to Digital Converter) ADC、およびデジタル/アナログ変換器(Digital to Analog Converter) DACから構成され、デジタルモジ ュール5は、リード・オンリ・メモリ(Read Only Memor y)ROM、ランダム・アクセス・メモリ(Random Access Memory) RAM、セントラル・プロセッシング・ユニッ ト(Central Processing Unit)CPU、および周辺モジ ュール、や論理回路等を含む。また、1/0モジュール 5 a は半導体チップ 1 と外部回路との間で信号を入出力 する部分であり、外部回路の大きな負荷を駆動するた め、半導体チップ1のモジュールのうちでも、大電力を 消費し、雑音を発生しやすい。このために、I/〇モジ ュール5aには専用の電源配線DVCCl4aと接地配 線DGND15aを形成して、電力が供給される。この 構成によって、電源配線AVCC/DVCC間および接

地配線間AGND/DGND間の電位変動に基づくアナ ログモジュール/デジタルモジュール(あるいは I /〇 モジュール) 間の相互干渉を低減している。 上記本発明 の第4実施例の構成によれば、において、半導体チップ 1のデジタルモジュールの下部の基板支持部2aと、 I /Oモジュール5aの下部の基板支持部2eと、アナロ グモジュールの下部の基板支持部2dとは、メタライズ 層によって、互いに電気的に接続されていない。従っ て、図1に示した金属リードフレームを介してデジタル モジュール (あるいは I /Oモジュール) かちアナログ 10 モジュールに雑音が進入する経路7を遮断することがで きる。即ち、デジタルモジュールから発生する雑音は金 属リードフレームを介する経路において、アナログモジ ュールへの伝達が遮断され、アナログモジュールはこの 雑音の影響を受けない。また、アナログモジュールであ るADCとDACの下部の基板支持部2eはそれぞれ独 立に形成され、電気的に接続されていないので、各基板 支持部2 eをリード部8 dによって、低インピーダンス の実装基板の共通接地配線(実装基板GND)に接続す ることにより、アナログモジュールのADCとDACに 20 対して、各領域の基板電位の安定化を独立に図ることも できる。さらに、1/0モジュール5 aから発生する雑 音は、基板支持部2 e およびリード8 dを介して半導体 装置100の外部の実装基板の共通接地配線に逃がする とが可能となる。との場合、【/〇モジュール5aから 発生する雑音がデジタルモジュール5へ伝達する経路も 遮断することができるため、デジタルモジュール5に含 まれるROM/RAMなどの比較的精度の高い回路を雑 音から守るととが可能となる。従って、アナログ/デジ タル混載型半導体集積回路装置を含む半導体装置の電気 的特性を向上することができる。さらに、本発明の構成 は、メタライズ層のパターンを一部変えることによって 達成できるので、低コスト化に有利である。

【0012】次に、本発明の第5実施例である半導体装 置を図13、図14を用いて説明する。半導体装置50 0は、QFN(Quad Flat Nonleaded Package、または、 Leadless Chip Carrier)であり、メタライズ層2a. 2 c, 8a, 8b, 8eを用いた積層セラミック型パッケ ージである。同図に示すように、半導体チップ 1 を搭載 する基板支持部 (ダイパッドまたはタブ) は、メタライ ズ層2a,2cから形成され、3つの独立した基板支持 部から構成される。半導体装置500の半導体チップ1 の具体的な構成は、図14に示すように、単結晶シリコ ンからなる半導体チップ1の主面上に、リード・オンリ ・メモリ(Read Only Memory)ROM、ランダム・アクセ ス・メモリ(Random Access Memory)RAMを含むメモリ モジュール5 b とデジタルモジュールとが、それぞれ異 なる領域に形成されている。デジタルモジュールには、 セントラル・プロセッシング・ユニット(Central Proce ssing Unit)CPU、および周辺モジュール、入出力部 50 的なものによって得られる効果を簡単に説明すれば、下

モジュール ( I / O ) および論理回路等が含まれる。デ ジタルモジュール用の電源配線14、接地配線15と、 メモリモジュール用の電源配線14b、接地配線15b がそれぞれ独立して形成されている。各モジュールの接 地配線DGNDは低インビーダンスの実装基板の共通電 源配線に接続する。とれにより、電源配線DVCC間お よび接地配線間DGND間の電位変動に基づくメモリモ ジュール/デジタルモジュール間の相互干渉を低減して いる。上記本発明の第5実施例の構成によれば、半導体 チップ1のメモリモジュール5bの下部の基板支持部2 cは、デジタルモジュールの下部の基板支持部2aと、 メタライズ層によって電気的に接続されていない。従っ て、図1に示した金属リードフレームを介してデジタル モジュールからメモリモジュール5bに雑音が進入する 経路7を遮断することができる。即ち、デジタルモジュ ールから発生する雑音は金属リードフレームを介する経 路において、メモリモジュールへの伝達が遮断され、メ モリモジュールはこの雑音の影響を受けない。また、メ モリモジュール5bの下部の基板支持部2cは独立に形 成され、リード部8 e によって、低インピーダンスの実 装基板の共通接地配線(実装基板GND) に接続すると とにより、メモリモジュール5 bの領域の基板電位の安 定化を独立に図ることができる。さらに、デジタルモジ ュール5から発生する雑音は、基板支持部2 a およびリ ード8bを介して半導体装置100の外部の実装基板の 共通接地配線に逃がすととが可能となる。との場合、デ ジタルモジュールら発生する雑音がメモリモジュール5 bへ伝達する経路も遮断することができる。従って、R OM/RAMなどの比較的精度の高い回路を雑音から守 ることが可能となる。

【0013】従って、この第5実施例によればメモリ/ デジタル混載型半導体集積回路装置を含む半導体装置の 電気的特性を向上することができる。さらに、本発明の 第5実施例の構成は、メタライズ層のパターンを一部変 えることによって実現できるので、低コスト化に有利で

【0014】以上、本発明によってなされた発明を上記 実施例によって具体的に説明したが、本発明は上記実施 例に限定されるものではなく、その要旨を逸脱しない範 囲において種々変更可能であることは勿論である。例え は、アナログモジュールとデジタルモジュールを同一の 単結晶シリコンからなる半導体チップに混載した半導体 チップ1の代わりに、複数の半導体チップを本発明の金 属リードフレームに搭載してもよい。各半導体チップの 基板電位を独立の基板支持部から供給することにより、 安定化し、雑音の伝搬の防止、クロストークの防止を図 ることができる。

[0015]

[発明の効果] 本願において開示される発明のうち代表

記の通りである。

【0016】アナログノデジタル混載型の如き多機能混 載型半導体集積回路装置を含む半導体装置の電気的信頼 性を向上することができ、高性能な多機能混載型半導体 集積回路装置を含む半導体装置の実現が可能となる。

15

## 【図面の簡単な説明】

【図1】本発明者が本発明をなす過程において検討した アナログ/デジタル混載型半導体集積回路装置を含む半 導体装置のシミュレーション図。

【図2】本発明の第1実施例であるアナログ/デジタル 10 混載型半導体集積回路を含む半導体装置の平面図。

【図3】本発明の第1実施例であるアナログ/デジタル 混載型半導体集積回路を含む半導体装置の他の平面図。

【図4】図2、図3の破線A-Aに対応する半導体装置の断面図。

【図5】本発明の半導体装置に搭載される半導体チップ の一例を示すアナログ/デジタル混載型半導体集積回路 の平面レイアウト図。

【図6】本発明の第2実施例であるアナログ/デジタル 混載型半導体集積回路を含む半導体装置の平面図。


【図7】図6の破線B-Bに対応する半導体装置の断面 IVI

【図8】図6の破線B-Bに対応する半導体装置の他の 断面図。

【図9】本発明の第3実施例であるアナログ/デジタル 混載型半導体集積回路を含む半導体装置の平面図。

【図10】図9の半導体装置に搭載される半導体チップ の一例を示すアナログ/デジタル混載型半導体集積回路 の平面レイアウト図。

[図1]



\*【図11】本発明の第4実施例であるアナログ/デジタ ル混載型半導体集積回路を含む半導体装置の平面図。

[図12]図11の半導体装置に搭載される半導体チップの一例を示すアナログ/デジタル混載型半導体集積回路の平面レイアウト図。


【図13】本発明の第5実施例である半導体集積回路を 含む半導体装置の平面図。


【図14】図13の半導体装置に搭載される半導体チップの一例を示す半導体集積回路の平面レイアウト図。 【符号の説明】


1…半導体チップ、2, 2 a, 2 b…チップ支持部、3 …導電性接着剤、4…アナログモジュール、5…デジタ ルモジュール、5 a… I / Oモジュール、5 b…メモリ モジュール、6…基板内を伝搬するノイズ経路、7…チ ップ支持部を伝搬するノイズ経路、8a,8b,8c, 8d, 8e…リード、9…ボンディングパッド、10… 金属ワイヤ、11…モールド樹脂、12…アナログモジ ュール用電源配線、13…アナログモジュール用接地配 線、14…デジタルモジュール用電源配線、15…デジ 20 タルモジュール用接地配線、14a… I/Oモジュール 用電源配線、15a… I / Oモジュール用接地配線、1 4 b…メモリモジュール用電源配線、15 b…メモリモ ジュール用接地配線、16…アナログモジュール/デジ タルモジュール間分離領域、22…絶縁フィルム、24 …基板支持部の目空きパターン、100…第1実施例の 半導体装置、200…第2実施例の半導体装置、300 …第3実施例の半導体装置、400…第4実施例の半導 体装置、500…第5実施例の半導体装置。


【図2】

图 2










[図7]


. —

【図8】

図8





[図9]



【図10】


**10** 






【図14】


図14




【図11】



[図12]



【図13】



フロントページの続き

(72)発明者 麻殖生 健二 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内 【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分

【発行日】平成14年3月15日(2002.3.15)

[公開番号] 特開平9-223705

【公開日】平成9年8月26日(1997.8.26)

[年通号数]公開特許公報9-2238

[出願番号] 特願平8-27573

[国際特許分類第7版]

H01L 21/52

[FI]

HO1L 21/52

Δ

#### 【手続補正書】

【提出日】平成13年10月3日(2001.10.3)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

[補正内容]

[特許請求の範囲]

【請求項1】導電層からなる半導体基板支持部と、

上記半導体基板支持部上に搭載された半導体基板とを具 備してなり、

上記半導体基板の主面の第 1 領域には第 1 回路が形成され

上記第1領域と異なる上記半導体基板の主面の第2領域 には第2回路が形成され、

上記半導体基板支持部と上記半導体基板とは上記第2領域の下部において電気的に接続され、上記第1領域の下部において上記半導体基板支持部と上記半導体基板とは電気的に接続されていないことを特徴とする半導体装置。

【請求項2】上記第1領域の下部において、上記半導体基板支持部と上記半導体基板との間に、絶縁層が形成されていることを特徴とする請求項1に記載の半導体装置。

【請求項3】上記第1領域の下部において、上記半導体基板支持部と上記半導体基板とは、互いに離隔されていることを特徴とする請求項1または請求項2に記載の半 連体装置

【請求項4】導電層からなる半導体基板支持部と、

上記半導体基板支持部上に搭載された半導体基板とを具備してなり、

上記半導体基板の主面の第1領域には第1回路が形成され。

上記第1領域と異なる上記半導体基板の主面の第2領域 には第2回路が形成され、 上記半導体基板支持部は、前配第1領域の下部と接続された第1半導体基板支持部と前記第2領域の下部と接続された第2半導体基板支持部とに分割され、前記第1半導体基板支持部とは分離されていることを特徴とする半導体装置。

【請求項5】上記半導体基板支持部に接地電位が供給されることを特徴とする請求項1から請求項4のいずれかに記載の半導体装置。

【請求項6】上記半導体基板は単結晶シリコン基板からなり、上記導電層からなる半導体基板支持部のシート抵抗は上記単結晶シリコン基板のシート抵抗より低いことを特徴とする請求項1から請求項5のいずれかに記載の半導体装置。

【請求項7】上記半導体基板支持部と上記半導体基板と は導電性接着剤により接着されていることを特徴とする 請求項1から請求項6のいずれかに記載の半導体装置。

【請求項8】上記第1回路はデジタルモジュールであり、前記第2回路はアナログモジュールであることを特徴とする請求項1から請求項7のいずれかに記載の半導体装置。

【請求項9】上記第1回路は入出力部モジュールであり、前記第2回路はアナログモジュールであることを特徴とする請求項1から請求項7のいずれかに記載の半導体装置。

【請求項10】上記第1回路は入出力部モジュールであり、前記第2回路はデジタルモジュールであるととを特徴とする請求項1から請求項7のいずれかに記載の半導体装置。

【請求項 1 1】上記第 1 回路はデジタルモジュールであり、前記第 2 回路はメモリモジュールであることを特徴とする請求項 1 から請求項 7 のいずれかに記載の半導体装置。

【請求項12】上記半導体基板支持部はダイバッドであることを特徴とする請求項1から請求項11のいずれかに記載の半導体装置。

THIS PAGE BLANK (USPTO)

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: \_\_\_

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BI ANK (USPTO)